Vivado如果能支持到市面上大部分的FPGA（或者至少把Altera的支持了），能让工程师用一个熟悉的工具为不同品牌的FPGA做综合、时序分析、implement、烧录、软硬件支持等，那会不会通过FPGA工具成为和另外几家EDA巨头一般的存在？ 这个标题听起来有点异想天开。

自适应和智能计算的全球领导企业赛灵思公司（Xilinx, Inc.）今天在京发布Vitis——一款可以让包括软件工程师和 AI 科学家在内的广大开发者都能受益于硬件灵活应变优势的统一软件平台。 三大特色：标准、开放、免费 此次推出的Vitis，标志着赛灵思从只提供硬件 ...

Vitis™ HLS 是一种高层次综合工具，支持将 C、C++ 和 OpenCL™ 函数硬连线到器件逻辑互连结构和 RAM/DSP 块上。Vitis HLS 可在Vitis 应用加速开发流程中实现硬件内核，并使用 C/C++ 语言代码在 Vivado® Design Suite 中为赛灵思器件设计开发 RTL IP。 Vitis 高层次综合用户指南 ...

感到项目截止日期的压力吗？ 想快速将验证好的 C++ 算法实现到 FPGA 上？ 借助 AMD Vitis™ Unified IDE 的高阶综合工具HLS，您将大幅提升开发效率。HLS 通过将 C++ 代码转换为高性能逻辑，使复杂算法在 FPGA 上的实现变得轻而易举。 在本次网络研讨会中，我们将深入 ...