Abstract: This paper presents a calibration scheme to control the delay lines of a two-dimensional Time-to-Digital Converter (TDC) in the context of All-Digital Phase-Locked-Loops (ADPLLs). Special ...
一些您可能无法访问的结果已被隐去。
显示无法访问的结果一些您可能无法访问的结果已被隐去。
显示无法访问的结果