大侠好，欢迎来到FPGA技术江湖，江湖偌大，相见即是缘分。大侠可以关注FPGA技术江湖，在“闯荡江湖”、"行侠仗义"栏里获取其他感兴趣的资源，或者一起煮酒言欢。 今天给大侠带来最实用的Modelsim初级使用教程，话不多说，上货。 Modelsim仿真工具是Model公司 ...

有人说FPGA 设计的5项基本功是仿真、综合、时序、调试、验证。这其中ModelSim 占到了两项，可见其重要性。 先进的FPGA仿真验证平台ModelSim 本次直播将从验证工具 ModelSim 的基本功能介绍出发，通过对ModelSim 的安装，使用技巧等的介绍， 让我们掌握ModelSim 的实用 ...

今天来聊点有意思的东西，FPGA开发者或者数字IC开发者常用的HDL仿真器的基本原理。即Modelsim、ActiveHDL等仿真器的基本原理。 目前，HDL仿真器主要有三种实现算法（机制）：基于时间的算法（Time-Based）、基于事件的算法（Event-Based，EBS）和基于周期的算法（Cycle ...

现代IC产业的市场竞争十分激烈，所有产品都是日新月异，使得各IC设计公司必须不断研发新产品，维持自身企业的竞争力。IC设计公司常常要根据市场需求进入一个全然陌生的应用和技术领域，这是一件高风险的投资行为。并且及时了解同类竞争对手芯片的 ...

在高版本的QuartusII中如果需要进行时序仿真，通常需要调用ModelSim 进行仿真，但是建立波形文件稍微有些繁琐。下面是我利用已经编写好的一个CNT10.v与compare.v分别用两种方式进行仿真的实例与步骤，希望可以与大家分享。 方法一： 利用ModelSim进行时序仿真（门 ...

[导读]ModelSim是工业界最优秀的语言仿真器，它提供最友好的调试环境，是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。它支持PC和UNIX、LINUX平台，是单一内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技 ModelSim是工业界最优秀的语言仿真器，它 ...

ModelSim是工业界最优秀的语言仿真器，它提供最友好的调试环境，是作FPGA、ASIC设计的RTL级和门级电路仿真的首选。它支持PC和 ...

如图1，当io_en为0时，三态门被打开，数据从i_dat输入到io_dat；当io_en为1时，三态门被关闭，数据从io_dat输出到o_dat，i_dat与io_dat ...

IP核生成器生成 ip 后有两个文件对我们比较有用，假设生成了一个 asyn_fifo 的核，则asyn_fifo.veo 给出了例化该核方式（或者在 Edit－>Language Template->COREGEN 中找到verilog/VHDL 的例化方式）。asyn_fifo.v 是该核的行为模型，主要调用了 xilinx 行为模型库的模块，仿真时该 ...